新型“存算一体”芯片问世无需比较器即可高速排序效能提升百倍

是人工智能、搜索引擎、导航、数据库等众多关键技术的基石之一。但传统计算机芯片处理排序任务时，依赖复杂的比较器和频繁的内存读写，速度慢、耗能高、芯片面积大，越来越成为智能硬件的发展瓶颈。北京大学信息工程学院/广东省存算一体芯片重点实验室杨玉超教授、陶耀宇研究员团队，在国际学术期刊《自然·电子》上发表科研成果——他们在国际上首次成功构建了面向高复杂度排序任务的存算一体化硬件系统，创造性地提出了一个不需要比较器的排序新架构，打破了存算一体难以处理复杂排序的限制，实现了该技术从处理简单线性计算向攻克复杂非线性任务的重大飞跃。

杨玉超介绍，近年来，融合存储与计算的“存算一体”技术，特别是利用新型忆阻器芯片的技术，凭借高密度、高能效等优势，被视为突破瓶颈的关键方向。然而，排序这种高度依赖比较操作的复杂任务，一直被认为是存算一体技术最难啃的“硬骨头”。

“该系统的核心创新在于利用了忆阻器阵列的独特能力。我们提出了忆阻器阵列位读取机制:从数据最高位开始，芯片能在存储单元内同时读取所有数据的位比特，快速定位当前最小或最大值，完全摒弃了传统需要两两比较再选择的烦琐排序流程。在此基础上，我们又设计了名为‘树节点跳跃’的智能排序算法和硬件架构，能有效跳过重复的位读取操作步骤，大幅减少冗余计算，显著提升了排序效率。”杨玉超告诉记者。

陶耀宇表示，为了应对现实中不同规模和特点的排序任务，研究团队还开发了三种灵活的架构扩展策略:多阵列，将海量数据按数分配到多个忆阻器阵列同时处理；位分区，将数据的不同位数拆分到多个阵列进行流水线操作；多电导，利用忆阻器单元本身的多状态特性，在单个单元内并行处理更多信息。这三种策略可以根据实际需求自由组合，形成一套完整的存算一体排序硬件加速体系化方案。

研究团队不仅设计了新架构，还基于实际流片的忆阻器芯片搭建了完整的应用演示系统。经过在多种典型排序数据集上严格测试，这套新系统展现出惊人性能:相比当前主流的专用排序芯片，其速度提升了最高7.7倍，能效提升了惊人的160.4倍，芯片面积效率提升了32.46倍，充分证明了存算一体架构在处理海量数据排序时的巨大潜力。

杨玉超透露，为了验证系统的实用价值，研究团队将其应用于两个实际场景:在北京地铁站点间的最短路径规划应用中，新系统成功求解了16个站点间的最优路径，在保证结果准确的同时，显著降低了延迟和功耗；在人工智能神经网络推理任务中，将新存算一体排序技术与忆阻器的存算一体矩阵计算能力融合，实现了“实时原位稀疏”——可以根据需要灵活调整计算量，在保证精度的前提下大幅提升效率。在这类应用中，新系统比传统专用排序芯片速度提升了15倍，能效提升了67.1倍。“这项突破性研究为未来高效处理大数据提供了强大的硬件基础。”

《光明日报》